b9e4fcfc68
整合libcpu/riscv中的移植文件 提供一份公共代码于common 在提交本pr时，除hpmicro的内核，rv32内核bsp已完成去除大部分的冗余，大部分代码采用common中的实现。本pr的作用是进一步统一common中的文件，从而提供一份公用代码，新移植的RV32内核的BSP可以全部使用common代码。 - 在common中提供一份公用文件：interrupt_gcc.S - 修改原有的文件，将原有的中断中上下文切换代码替换为interrupt_gcc.S - 基于上述修改，修改仓库中risc-v内核的BSP与移植相关的部分 (主要包含中断入口函数 中断栈等) - 在common中提供一份公用文件：trap_common.c；提供统一中断入口函数，中断入口函数初始化，中断入口注册等函数，并完善异常时的信息输出 - 在common中提供一份公用文件：rt_hw_stack_frame.h；将栈帧结构体剥离，供用户使用 - 在上述工作完成后，在上述工作的基础上测试仓库中risc-v内核的BSP - 完善函数中的命名，完善中断栈的获取 - 提供一份详细的基于现有common文件的移植指南 #### 在什么测试环境下测试通过 - 1.CH32V307V-R1-R0 - 2.CH32V208W-R0-1V4 - 3.HPM6750EVKMINI - 4.GD32VF103V-EVAL - 5.qemu(CORE-V-MCU ) > 与上述开发板使用同样芯片的BSP均测试通过 在CH32V307V-R1-R0与HPM6750EVKMINI上基于现有移植文件进行多线程复杂场景下的长时间测试，测试过程系统运行正常。
87 lines
4.2 KiB
C
87 lines
4.2 KiB
C
/*
|
|
* Copyright (c) 2006-2021, RT-Thread Development Team
|
|
*
|
|
* SPDX-License-Identifier: Apache-2.0
|
|
*
|
|
* Change Logs:
|
|
* Date Author Notes
|
|
* 2018-10-03 Bernard The first version
|
|
*/
|
|
#ifndef RISCV_STACKFRAME_H
|
|
|
|
#define RISCV_STACKFRAME_H
|
|
|
|
#include "cpuport.h"
|
|
|
|
typedef struct rt_hw_stack_frame
|
|
{
|
|
rt_ubase_t epc; /* epc - epc - program counter */
|
|
rt_ubase_t ra; /* x1 - ra - return address for jumps */
|
|
rt_ubase_t mstatus; /* - machine status register */
|
|
rt_ubase_t gp; /* x3 - gp - global pointer */
|
|
rt_ubase_t tp; /* x4 - tp - thread pointer */
|
|
rt_ubase_t t0; /* x5 - t0 - temporary register 0 */
|
|
rt_ubase_t t1; /* x6 - t1 - temporary register 1 */
|
|
rt_ubase_t t2; /* x7 - t2 - temporary register 2 */
|
|
rt_ubase_t s0_fp; /* x8 - s0/fp - saved register 0 or frame pointer */
|
|
rt_ubase_t s1; /* x9 - s1 - saved register 1 */
|
|
rt_ubase_t a0; /* x10 - a0 - return value or function argument 0 */
|
|
rt_ubase_t a1; /* x11 - a1 - return value or function argument 1 */
|
|
rt_ubase_t a2; /* x12 - a2 - function argument 2 */
|
|
rt_ubase_t a3; /* x13 - a3 - function argument 3 */
|
|
rt_ubase_t a4; /* x14 - a4 - function argument 4 */
|
|
rt_ubase_t a5; /* x15 - a5 - function argument 5 */
|
|
rt_ubase_t a6; /* x16 - a6 - function argument 6 */
|
|
rt_ubase_t a7; /* x17 - a7 - function argument 7 */
|
|
rt_ubase_t s2; /* x18 - s2 - saved register 2 */
|
|
rt_ubase_t s3; /* x19 - s3 - saved register 3 */
|
|
rt_ubase_t s4; /* x20 - s4 - saved register 4 */
|
|
rt_ubase_t s5; /* x21 - s5 - saved register 5 */
|
|
rt_ubase_t s6; /* x22 - s6 - saved register 6 */
|
|
rt_ubase_t s7; /* x23 - s7 - saved register 7 */
|
|
rt_ubase_t s8; /* x24 - s8 - saved register 8 */
|
|
rt_ubase_t s9; /* x25 - s9 - saved register 9 */
|
|
rt_ubase_t s10; /* x26 - s10 - saved register 10 */
|
|
rt_ubase_t s11; /* x27 - s11 - saved register 11 */
|
|
rt_ubase_t t3; /* x28 - t3 - temporary register 3 */
|
|
rt_ubase_t t4; /* x29 - t4 - temporary register 4 */
|
|
rt_ubase_t t5; /* x30 - t5 - temporary register 5 */
|
|
rt_ubase_t t6; /* x31 - t6 - temporary register 6 */
|
|
#ifdef ARCH_RISCV_FPU
|
|
rv_floatreg_t f0; /* f0 */
|
|
rv_floatreg_t f1; /* f1 */
|
|
rv_floatreg_t f2; /* f2 */
|
|
rv_floatreg_t f3; /* f3 */
|
|
rv_floatreg_t f4; /* f4 */
|
|
rv_floatreg_t f5; /* f5 */
|
|
rv_floatreg_t f6; /* f6 */
|
|
rv_floatreg_t f7; /* f7 */
|
|
rv_floatreg_t f8; /* f8 */
|
|
rv_floatreg_t f9; /* f9 */
|
|
rv_floatreg_t f10; /* f10 */
|
|
rv_floatreg_t f11; /* f11 */
|
|
rv_floatreg_t f12; /* f12 */
|
|
rv_floatreg_t f13; /* f13 */
|
|
rv_floatreg_t f14; /* f14 */
|
|
rv_floatreg_t f15; /* f15 */
|
|
rv_floatreg_t f16; /* f16 */
|
|
rv_floatreg_t f17; /* f17 */
|
|
rv_floatreg_t f18; /* f18 */
|
|
rv_floatreg_t f19; /* f19 */
|
|
rv_floatreg_t f20; /* f20 */
|
|
rv_floatreg_t f21; /* f21 */
|
|
rv_floatreg_t f22; /* f22 */
|
|
rv_floatreg_t f23; /* f23 */
|
|
rv_floatreg_t f24; /* f24 */
|
|
rv_floatreg_t f25; /* f25 */
|
|
rv_floatreg_t f26; /* f26 */
|
|
rv_floatreg_t f27; /* f27 */
|
|
rv_floatreg_t f28; /* f28 */
|
|
rv_floatreg_t f29; /* f29 */
|
|
rv_floatreg_t f30; /* f30 */
|
|
rv_floatreg_t f31; /* f31 */
|
|
#endif
|
|
}rt_hw_stack_frame_t;
|
|
|
|
#endif /* RISCV_STACKFRAME_H */
|