rt-thread-official/bsp/synwit/swm320/libraries/SWM320_StdPeriph_Driver/SWM320_dma.c

139 lines
6.7 KiB
C
Raw Normal View History

2021-09-13 21:04:42 +08:00
/******************************************************************************************************************************************
2021-05-06 10:42:41 +08:00
* : SWM320_dma.c
2021-09-13 21:04:42 +08:00
* : SWM320单片机的DMA功能驱动库
* : http://www.synwit.com.cn/e/tool/gbook/?bid=1
* :
* : V1.1.0 20171025
* :
2021-02-18 13:29:12 +08:00
*
*
*******************************************************************************************************************************************
* @attention
*
2021-09-13 21:04:42 +08:00
* THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS WITH CODING INFORMATION
* REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE TIME. AS A RESULT, SYNWIT SHALL NOT BE HELD LIABLE
* FOR ANY DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING FROM THE CONTENT
2021-02-18 13:29:12 +08:00
* OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE CODING INFORMATION CONTAINED HEREIN IN CONN-
* -ECTION WITH THEIR PRODUCTS.
*
* COPYRIGHT 2012 Synwit Technology
*******************************************************************************************************************************************/
#include "SWM320.h"
#include "SWM320_dma.h"
2021-09-13 21:04:42 +08:00
/******************************************************************************************************************************************
2021-05-06 10:42:41 +08:00
* : DMA_CHM_Config()
2021-09-13 21:04:42 +08:00
* : DMA通道配置Flash和RAM间
* : uint32_t chn DMA_CH0DMA_CH1DMA_CH2
* uint32_t src_addr 200
* uint32_t src_addr_incr 0 1
* uint32_t dst_addr 200
* uint32_t dst_addr_incr 0 1
* uint32_t num_word 1024
* uint32_t int_en 使1 0
2021-05-06 10:42:41 +08:00
* :
* :
2021-02-18 13:29:12 +08:00
******************************************************************************************************************************************/
void DMA_CHM_Config(uint32_t chn, uint32_t src_addr, uint32_t src_addr_incr, uint32_t dst_addr, uint32_t dst_addr_incr, uint32_t num_word, uint32_t int_en)
{
DMA->EN = 1; //每个通道都有自己独立的开关控制,所以总开关可以是一直开启的
2021-05-06 10:42:41 +08:00
DMA_CH_Close(chn); //配置前先关闭该通道
2021-05-06 10:42:41 +08:00
DMA->CH[chn].SRC = src_addr;
DMA->CH[chn].DST = dst_addr;
DMA->CH[chn].CR = ((num_word*4-1) << DMA_CR_LEN_Pos) |
2021-05-06 10:42:41 +08:00
(0 << DMA_CR_AUTORE_Pos);
DMA->CH[chn].AM = (src_addr_incr << DMA_AM_SRCAM_Pos) |
(dst_addr_incr << DMA_AM_DSTAM_Pos) |
(0 << DMA_AM_BURST_Pos);
DMA->IF = (1 << chn); //清除中断标志
2021-05-06 10:42:41 +08:00
DMA->IE |= (1 << chn);
if(int_en) DMA->IM &= ~(1 << chn);
else DMA->IM |= (1 << chn);
2021-05-06 10:42:41 +08:00
if(int_en)
2021-05-06 10:42:41 +08:00
{
NVIC_EnableIRQ(DMA_IRQn);
}
else
{
//不能调用NVIC_DisalbeIRQ(DMA_IRQn)因为其他通道可能使用DMA中断
}
2021-02-18 13:29:12 +08:00
}
2021-09-13 21:04:42 +08:00
/******************************************************************************************************************************************
2021-05-06 10:42:41 +08:00
* : DMA_CH_Open()
2021-09-13 21:04:42 +08:00
* : DMA通道打开
* : uint32_t chn DMA_CH0DMA_CH1DMA_CH2
2021-05-06 10:42:41 +08:00
* :
* :
2021-02-18 13:29:12 +08:00
******************************************************************************************************************************************/
void DMA_CH_Open(uint32_t chn)
{
2021-05-06 10:42:41 +08:00
DMA->CH[chn].CR |= (1 << DMA_CR_TXEN_Pos);
2021-02-18 13:29:12 +08:00
}
2021-09-13 21:04:42 +08:00
/******************************************************************************************************************************************
2021-05-06 10:42:41 +08:00
* : DMA_CH_Close()
2021-09-13 21:04:42 +08:00
* : DMA通道关闭
* : uint32_t chn DMA_CH0DMA_CH1DMA_CH2
2021-05-06 10:42:41 +08:00
* :
* :
2021-02-18 13:29:12 +08:00
******************************************************************************************************************************************/
void DMA_CH_Close(uint32_t chn)
{
2021-05-06 10:42:41 +08:00
DMA->CH[chn].CR &= ~(1 << DMA_CR_TXEN_Pos);
2021-02-18 13:29:12 +08:00
}
2021-09-13 21:04:42 +08:00
/******************************************************************************************************************************************
2021-05-06 10:42:41 +08:00
* : DMA_CH_INTEn()
2021-09-13 21:04:42 +08:00
* : DMA中断使能
* : uint32_t chn DMA_CH0DMA_CH1DMA_CH2
2021-05-06 10:42:41 +08:00
* :
* :
2021-02-18 13:29:12 +08:00
******************************************************************************************************************************************/
void DMA_CH_INTEn(uint32_t chn)
{
2021-05-06 10:42:41 +08:00
DMA->IM &= ~(1 << chn);
2021-02-18 13:29:12 +08:00
}
2021-09-13 21:04:42 +08:00
/******************************************************************************************************************************************
2021-05-06 10:42:41 +08:00
* : DMA_CH_INTDis()
2021-09-13 21:04:42 +08:00
* : DMA中断禁止
* : uint32_t chn DMA_CH0DMA_CH1DMA_CH2
2021-05-06 10:42:41 +08:00
* :
* :
2021-02-18 13:29:12 +08:00
******************************************************************************************************************************************/
void DMA_CH_INTDis(uint32_t chn)
{
2021-05-06 10:42:41 +08:00
DMA->IM |= (1 << chn);
2021-02-18 13:29:12 +08:00
}
2021-09-13 21:04:42 +08:00
/******************************************************************************************************************************************
2021-05-06 10:42:41 +08:00
* : DMA_CH_INTClr()
2021-09-13 21:04:42 +08:00
* : DMA中断标志清除
* : uint32_t chn DMA_CH0DMA_CH1DMA_CH2
2021-05-06 10:42:41 +08:00
* :
* :
2021-02-18 13:29:12 +08:00
******************************************************************************************************************************************/
void DMA_CH_INTClr(uint32_t chn)
{
2021-05-06 10:42:41 +08:00
DMA->IF = (1 << chn);
2021-02-18 13:29:12 +08:00
}
2021-09-13 21:04:42 +08:00
/******************************************************************************************************************************************
2021-05-06 10:42:41 +08:00
* : DMA_CH_INTStat()
2021-09-13 21:04:42 +08:00
* : DMA中断状态查询
* : uint32_t chn DMA_CH0DMA_CH1DMA_CH2
* : uint32_t 1 0
2021-05-06 10:42:41 +08:00
* :
2021-02-18 13:29:12 +08:00
******************************************************************************************************************************************/
uint32_t DMA_CH_INTStat(uint32_t chn)
2021-05-06 10:42:41 +08:00
{
return (DMA->IF & (1 << chn)) ? 1 : 0;
2021-02-18 13:29:12 +08:00
}